1. مسلط به زبان توسعه سخت افزار Verilog
2. مسلط به نرم افزارهای ISE و VIVADO
3. آشنا به افزونه HLS و Block design
4. آشنا با IP COREهای شرکت XILINX مانند Clock Wizard، Gigabit transceiver، FIFO، MIG7، XDMA
5. داشتن سابقه کاری و انجام پروژه های مرتبط
6. آشنا به شبیه سازی و استفاده از ILA برای تست و عیب یابی
7. داشتن تجربه و پروژه کاری مرتبط با کارت های داده برداری و داده گذاری (دریافت و ارسال داده ADC و DAC از طریق FPGA)
8. مسلط به مفاهیم و طراحی FSM برای سیستم
9. آشنا به تکنیک DDS به کمک FPGA
10. آشنایی با پیاده سازی زنجیره گیرنده و فرستنده رادیویی مبتنی بر FPGA مزیت محسوب می شود.
( سابقه کار در حوزه FPGA الزامی است)
ثبت مشکل و تخلف آگهی
ارسال رزومه برای مرکز تحقیقات دانشگاه شریف