ما به‌دنبال یک مهندس ارشد FPGA با تجربه عمیق در طراحی سطح RTL جهت پیاده‌سازی الگوریتم‌های سنگین پردازش تصویر هستیم. این پروژه نیازمند توانایی بالای معماری، طراحی و پیاده‌سازی کاملاً بهینه روی FPGA است.

وظایف اصلی:

• طراحی، معماری و پیاده‌سازی الگوریتم‌های پردازش تصویر real time
• توسعه RTL با Verilog یا VHDL
• طراحی ماژول‌های بهینه از نظر تاخیر، پهنای باند، استفاده از منابع و توان مصرفی
• کار با حافظه‌های خارجی (DDR, SRAM, Flash و ... ) و پیاده‌سازی کنترلرهای کارا
• پیاده‌سازی و دیباگ انواع پروتکل‌ها و Peripheralها (AXI, SPI, MIPI, LVDS و ...)
• آنالیز زمان‌بندی، Closing Timing و رفع مشکلات مربوط به P&R
• تست، Verification و تست بردی در کنار تیم سخت‌افزار
• مستندسازی دقیق طراحی‌ها در سطح بلوک و RTL

مهارت‌ها و تجربه مورد نیاز:

• حداقل 5 سال تجربه جدی FPGA/RTL در پروژه‌های صنعتی
• تسلط کامل بر Verilog یا VHDL
• تجربه عملی در پیاده‌سازی الگوریتم‌های پردازش تصویر یا سیگنال روی FPGA
• مهارت بالا در تحلیل معماری، Pipeline، Parallelization و Resource Sharing
• تجربه عملی در کار با حافظه‌های پرسرعت و طراحی Interfaceهای سفارشی
• تسلط بر ابزارهای طراحی و سنتز (Vivado / Quartus / Libero و ...)
• توانایی دیباگ سخت‌افزاری و سیستمی، استفاده از Logic Analyzer و ILA
• آشنایی با اصول طراحی بهینه، Low-Latency و High-Throughput
• داشتن رزومه پروژه‌های واقعی و قابل ارائه